Métodos no algorítmicos de modelado digital. Lo digital vence a lo analógico

9. Vigilancia por vídeo digital Hasta ahora, la mayoría de los temas tratados en este libro están relacionados con señales de vídeo analógicas. La mayoría de los sistemas de videovigilancia modernos todavía utilizan cámaras analógicas, aunque todos numero mayor oferta de los fabricantes

El concepto de modelado lógico El modelado lógico se entiende como la reproducción software completa y precisa del comportamiento de un circuito digital según sus características funcionales y/o descripción estructural y conjuntos dados de señales de entrada. En el diseño manual, el modelo está representado por un diseño de trabajo o prototipo (prototipo). En el diseño asistido por computadora, el diseño actual se reemplaza por un modelo de simulación (software) del proyecto, y a escala real o experimentos fisicos– modelo (máquina). Es fácil realizar cualquier cambio en el modelo y así mejorar el proyecto hasta alcanzar la calidad requerida.

Problemas resueltos mediante el método de modelado lógico 1. La tarea principal del modelado lógico es verificar el correcto funcionamiento de un circuito digital antes de su implementación real (física) 2. Estudio de las características de temporización del circuito: velocidad, tiempo de ejecución de las operaciones. , frecuencias máximas de conteo o desplazamiento. Detecta condiciones de carrera y riesgos de accidentes. Retrasos. 3.Control de las relaciones de sincronización: tiempo preestablecido y tiempo de espera, duración mínima de la señal. 4.Desarrollo de pruebas de control y diagnóstico. Modelado de fallas. 5.Comparación opciones alternativas soluciones de circuitos y elegir la más adecuada. "La tiranía de las alternativas". Hasta el 70% del tiempo de trabajo de un proyecto se dedica a su verificación

Problemas resueltos por el método de modelado lógico 6. Monitoreo de la salida de componentes a la carga permitida. 7. Monitoreo de los componentes del circuito para determinar la disipación de energía permitida. 8. Identificación de elementos desinstalables mediante señales de reset o inicialización. 9.Ejecución estimaciones estadísticas, por ejemplo, determinar el porcentaje de rendimiento de circuitos adecuados que no se pueden realizar en prototipos individuales. 10. Realización de pruebas climáticas, generalmente de temperatura.

La simulación del proceso de modelado lógico se realiza de manera similar a la verificación manual del circuito. Mientras experimenta con un diseño de trabajo, el ingeniero establece los niveles de voltaje en las entradas del circuito y observa las señales de salida en la pantalla del osciloscopio. En el caso del modelado lógico, simula estas acciones utilizando programa especial, llamado modelador (simulador, imitador). La diferencia es que las señales físicas reales se reemplazan por señales generadas por software y no se observan en un osciloscopio, sino en la pantalla de un monitor.

El proceso de modelado lógico Desde el punto de vista del procesamiento de datos, el modelado se reduce a tres procesos principales: elaborar una descripción del circuito simulado en un lenguaje determinado (LOO - lenguaje de descripción de objetos) e ingresarlo en una computadora. La descripción se puede especificar en forma de diagrama, lista de componentes y conexiones (NetList), en forma de presentación tabular o en forma de diagrama de estado de la audiencia objetivo. Controlar la descripción (por ejemplo, buscar entradas flotantes, salidas en cortocircuito, nombres duplicados) y traducirla a código objeto. Programa de control ERC - Verificación de reglas eléctricas. Realización de experimentos con un modelo de software que simule el funcionamiento del circuito. Antes de iniciar la simulación se especifican conjuntos de señales de entrada, el estado inicial del circuito, puntos de control para la observación y el tiempo final de simulación.

Representación grafica proceso de modelado lógico Entrada de descripción de circuito NetList Bibliotecas de descripciones gráficas de componentes Generación automática de modelo de circuito Bibliotecas de modelos matemáticos de componentes de una central nuclear Diseñador & Y=A y B; Modelo de circuitoProcedimiento del simuladorprincipalHerramientas de simulaciónDiagramas de señales de entradaEstado inicial del circuitoControl de salida Condiciones especiales Método de simulación Resultados de la simulación Programa de trabajo Protección nuclear M1 – principio delta T M2 – principio delta Z mínima temperatura de falla máxima típica Compilación de simulación Linker Linker

Modelos de señales digitales La gama de problemas que resuelve el método de modelado lógico está determinada principalmente por el número de estados distinguibles que puede adoptar una señal digital. Cada estado está asociado con su propio símbolo individual y su combinación constituye el alfabeto modelador. El alfabeto más simple, el binario, utilizado en el antiguo AFM, contenía un conjunto de bits (0, 1). Dado que en este caso cualquier señal solo puede tomar dos valores (0 y 1), el cambio en el nivel lógico debía considerarse instantáneo. Umbral de señal real Aproximación binaria Evento: conmutación instantánea Ventaja: económica. Te permite resolver solo uno. tarea principal simulación - comprobar el funcionamiento del circuito

Modelos de señales digitales Con el modelado ternario (0, 1, X), la señal de conmutación se puede representar de forma más realista, por ejemplo 0X1 o 1X0. Tal grabación significa que cuando el estado de un elemento cambiaba, su señal de salida durante algún tiempo (mientras se formaba una subida o bajada) tenía un valor indefinido. 0 1 X Conmutación 0X1 Conmutación 1X0 0 1 X 0X1 Active-HDL 8.1 X – valor desconocido El alfabeto de tres dígitos (0,1,X) se utiliza en el lenguaje PML (CAD PCAD 4.5) X se asigna a la señal en el salida del LE durante el proceso transitorio. X se asigna a las salidas de disparo después de que se aplican combinaciones prohibidas de señales a sus entradas. X se asigna a las salidas de disparo al comienzo de la simulación, cuando se desconoce su estado.

Modelos de señales digitales Al modelar componentes con entradas dinámicas (flip-flops, contadores, registros, memoria), es muy conveniente registrar los momentos en que las señales cambian en una dirección u otra. Para ello, se añaden dos valores más al alfabeto de modelado: o/o R (de la palabra Rise - front) - aumentar la señal; o \ o F (de la palabra Fall - declive): apaga la señal. CAD OrCAD 9.1 (proyectos PSpice) utiliza un alfabeto de seis dígitos (0,1,X,R,F,Z)

Modelos de señales digitales Para modelar estructuras de bus, se introduce otro estado Z en el alfabeto de valores de señal permitidos, es decir, un estado de alta impedancia en la salida cuando está realmente aislada de la carga: (0,1,X, R,F,Z). El alfabeto de cuatro dígitos (0,1,X,Z) es muy común. Se utiliza en lenguajes de descripción de hardware como Verilog, ABEL, AHDL (Altera), DSL (DesignLab). El alfabeto de cuatro caracteres a menudo se denomina alfabeto de síntesis FPGA.

Modelos de señales digitales Para una representación más precisa de las señales (modelado más adecuado), se pueden utilizar dos técnicas principales: ampliar el alfabeto de modelado (ya lo hemos hecho); Introducir el concepto de intensidad de señal lógica (nivel de intensidad). Como ejemplo, considere que el alfabeto de modelado extendido del bit de tipo de lenguaje VHDL es (0,1); - tipo de señal básica incorporada. El tipo de alfabeto (0,1) std_ulogic es (U,X,0,1,Z,W,L,H,-); - tipo de señal extendida. Alfabeto (U,X,0,1,Z,W,L,H,-) El tipo de señal extendida se encuentra en un paquete separado std_logic_1164, ubicado en la biblioteca ieee. Por lo tanto, para incluir este tipo de señales en el modelo, es necesario colocar las líneas delante del mismo:

Modelos de señales digitales Idioma VHDL Alfabeto (U,X,0,1,Z,W,L,H,-) U – de la palabra Uninitialized – literalmente “no inicializado” Esto significa que a la señal en el programa no se le asignó ningún valores en absoluto; proporciona control de la corrección de la inicialización - - estado indiferente (Dont Care) Esto significa que la señal puede tomar cualquiera de los valores permitidos, lo que no afectará el funcionamiento del circuito. En libros y libros de referencia, el estado indiferente a menudo se denota con los símbolos "d" o "*". JK flip-flop R C J K Q NQ Reset 1 * * * 0 1 Al sintetizar CA en estados prohibidos, en lugar de “*” puede poner 0 o 1 y obtener diferentes soluciones de circuito. En CAD, la elección de un valor específico se deja al compilador para optimizar el dispositivo diseñado. Ejemplo. Lenguaje DSL en CAD DesignLab 8. En la expresión Y =.X.; el compilador PLSyn establecerá Y = 0 de forma predeterminada;

Modelos de señales digitales Active-HDL 8.1 Representación gráfica de valores señal digital. Conceptos de señales fuertes (fuerza) y débiles (débiles) X – forzando desconocido 0 – forzando cero 1 – forzando uno W – débil desconocido L - cero débil (cero débil) H - uno débil (uno débil) Una señal débil se forma a partir de fuentes llamadas conductores. Tienen una alta impedancia de salida en comparación con fuentes de señal potentes. Por ejemplo, un circuito emisor o colector abierto.

Modelos de señales digitales SDRZ 0S0D0R0Z0 1S1D1R1Z1 XSXDXRXZX Volvamos al concepto de intensidad de señal lógica (nivel de intensidad). Ya sabemos que se pueden ampliar las capacidades de modelado y aumentar su adecuación no sólo aumentando el alfabeto de modelado, sino también introduciendo el concepto de "nivel de intensidad de señal lógica". Esta idea se implementó por primera vez en el lenguaje PML del paquete PCAD 4.5. Ejemplo: el lenguaje Verilog tiene solo un alfabeto de modelado de 4 dígitos (0,1,X,Z), pero al mismo tiempo 8 valores de fuerza lógica. Fuerza lógica S > D > R > Z D>R>Z">

Modelos de elementos lógicos Al construir modelos de elementos lógicos, se puede tener en cuenta siguientes propiedades: función realizada; retraso en la propagación de la señal; capacidad de carga; umbrales de respuesta; duración de los frentes; distribución aleatoria de retrasos; cambios de temperatura en los parámetros (por ejemplo, retrasos de tiempo, niveles de cero y uno lógicos, etc.). Tenga en cuenta que cuanto mayor sea la importancia del alfabeto de modelado y la más propiedades Cuanto más se tenga en cuenta en el modelo, más recursos (tiempo de CPU y memoria) se requerirán para ejecutar el modelo. Por esta razón en sistemas modernos modelado, el número de valores de señal digital permitidos generalmente no excede 4..9, y a partir de posibles propiedades Normalmente, sólo se modelan la función, el retardo de tiempo y la capacidad de carga.

Modelos booleanos Los modelos de puertas booleanas funcionan con el alfabeto binario (0,1) y se pueden implementar como: ecuación lógica, tablas de verdad o diagramas de bloques de algoritmos IN1 IN2 OUT1 & AND2 IN1 IN2 OUT1 & AND2 IN1 IN2 OUT1 & AND2 F1 F2 Y1 Descripción del circuito de flujo: Y1 = A & B; (PCAD 4.5, lenguaje PML) Y1 = A * B; (DesignLab 8, lenguaje DSL) Y1

PROCEDIMIENTO AND2 (ENTRADA EN1, ENTRADA2; SALIDA SAL1); TRUTH_TABLE IN2, IN1::OUT1; 1, 1:: 1; FINALIZAR TRUTH_TABLE; FINAL2; Modelos booleanos IN1 IN2 OUT1 & AND2 IN1 IN2 OUT1 & AND2 IN1 IN2 OUT1 & AND2 F1 F2 Y1 IN1IN2OUT Descripción algorítmica Descripción tabular Idioma DSL Inicio Fin IN1=0 IN2=0 OUT1=0OUT1=1 Sí No Sí No

Modelos booleanos Normalmente, los modelos booleanos se utilizan para el modelado síncrono de reloj por ciclo (principio delta T) sin tener en cuenta los retrasos. Este es el modelado más primitivo. Su principal ventaja es la sencillez y la eficacia. En el modelado booleano, el tiempo se divide en ciclos de reloj (principio t). La duración del ciclo se selecciona de modo que dentro de un ciclo ninguna señal cambie más de una vez. La conmutación real se transfiere al comienzo del ciclo en el que se produjo. El cambio se considera instantáneo. El retardo de propagación de la señal desde la entrada F1 (o F2) hasta la salida Y1 no se modela, ya que ambas conmutaciones se transfieren al comienzo del reloj T2 (o T4) y se vuelven simultáneas. Hora del modelo F1 F2 Y1 Reloj Señal real Modelo booleano T0T1 T2 T3T4T5T6 Riesgo de falla Evento instantáneo de “aguja” Fallo

Modelos booleanos Normalmente, un ciclo de reloj corresponde a un conjunto de señales de entrada y se procesa en un ciclo del modelador. Con cada ciclo se suma una unidad al contador de tiempo del modelo, es decir, el tiempo del modelo avanza en ciclos de reloj de acuerdo con la expresión: T:=T+1. En un circuito real, debido a la superposición de los frentes de las señales F1 y F2, puede aparecer un impulso corto en la salida del elemento 2I, riesgo de fallo (ciclo T6). Los modelos booleanos no pueden predecir la aparición de este tipo de agujas, que son muy peligrosas para el funcionamiento de los equipos digitales. El modelado booleano resuelve solo una tarea principal de cualquier modelado: verificar el correcto funcionamiento de los equipos digitales.

Modelos ternarios Los modelos ternarios, a diferencia de los booleanos, simulan la ocurrencia de procesos transitorios cuando cambian los niveles de la señal. En el modelado ternario, un tiempo se divide en dos medios tiempos. Durante el primer semiciclo, la señal de conmutación toma el valor X (cambia) y en el segundo semiciclo alcanza un nuevo valor. Los modelos ternarios utilizan un alfabeto de tres dígitos (0,1,X)

Modelos ternarios Tiempo del modelo F1 F2 Y1 Señal real Riesgo de falla 0 1 X Modelo de riesgo de falla Modelo ternario 1 X X Tick T6 Medio ciclo de incertidumbre Medio ciclo de certeza IN1 IN2 OUT1 & AND2 IN1 IN2 OUT1 & AND2 IN1 IN2 OUT1 & AND2 F1 F2 Y1 IN1IN2OUT IN1IN2OUT1 0X0 X00 1XX X1X XXX M2 M3 1X0 0X1 0X0 tabla de verdad del elemento 2I para lógica de tres valores

Modelos ternarios El riesgo de fracaso está indicado por mismos valores señal en ciclos de reloj adyacentes y el valor de X en el semiciclo de incertidumbre entre ellos. 0011XX Riesgo de falla El modelado ternario refleja solo el hecho de la conmutación de la señal y no especifica cuánto duró la conmutación ni en qué lugar exacto del ciclo de reloj ocurrió. En otras palabras, la duración del estado X en el modelado ternario es siempre igual a medio latido y no está relacionada de ninguna manera con tiempo real señal de conmutación.

Modelos multivalor Los modelos multivalor le permiten describir el comportamiento con mayor precisión elementos reales Sin embargo, en comparación con los modelos ternarios, no contienen nada fundamentalmente nuevo. A modo de comparación, considere las tablas de verdad del elemento 2I para modelado binario, ternario y de cinco dígitos. SAL1 ENTRADA2 01X ENTRADA X X0XXXX 0 X X 0 XX ENTRADA1 ENTRADA2 SAL1 Y AND2 ENTRADA1 ENTRADA2 SAL1 Y AND2 ENTRADA1 ENTRADA2 SAL1 Y AND2 F1 F2 Y1 X ? ¿ENTRADA 1 ENTRADA 2 SALIDA1 Y AND2? ENTRADA1 ENTRADA2 SALIDA1 Y AND2 M2M3 M5

Modelos de elementos lógicos teniendo en cuenta retrasos Estos modelos, a diferencia de los ternarios, simulan retrasos explícitamente. Para mostrar el retraso, debe indicar la verdadera posición de la señal de conmutación en el eje del tiempo. Modelado de retrasos con un método en el sentido de las agujas del reloj para hacer avanzar el tiempo del modelo (principio delta T). Para reflejar el retraso, es necesario aumentar la resolución del tiempo, es decir, dividir el reloj en unidades de tiempo más pequeñas, llamadas cuantos (microciclos) o pasos. Por ejemplo, en el paquete PCAD, un ciclo se llama CICLO y un cuanto se llama PASO. 1 A Y A Y Ciclo cuántico tз = 8 cuantos El retardo se representa como un número entero: el número de cuantos

Modelos de elementos lógicos que tienen en cuenta retrasos En los modelos que tienen en cuenta tз, el ciclo se divide explícitamente en cuantos. Además, el valor cuántico debería ser una pequeña parte del retraso, por ejemplo 1 ns. El ciclo operativo del programa de simulación ahora no está ligado a un ciclo de reloj, sino a un cuanto. Por lo tanto, para simular el funcionamiento del circuito durante un ciclo, el modelador tendrá que realizar muchas mayor volumen trabajo, es decir, tantos ciclos como cuantos se colocan en la longitud del ciclo del reloj. Ahora, con precisión cuántica, es posible indicar los momentos de conmutación real en las entradas y salidas, y también calcular el retraso de propagación utilizando un número entero de cuantos. Sólo queda modelarlo. modelo clásico El elemento lógico que tiene en cuenta el retraso contiene dos bloques. El primero implementa lógica (función), el segundo implementa retraso puro. φ tз = 0 B A C YсYс Y Bloque lógico El bloque de retardo Yс (de la palabra sincrónico) responde instantáneamente a los cambios en las señales de entrada Modelo dinámico en proyectos de PSpice

Modelos de elementos lógicos teniendo en cuenta los retrasos AYсYс Bloque lógico LOGICEXP PINDLY Contador tз Contenedor Yс Contenedor Y Y NextCurrent Almacena el valor futuro Almacena valor presente Bloque de retardo Posible implementación de un bloque de retardo para simulación reloj a reloj. El contador de retardo funciona por resta. Cuando se conmuta sincrónicamente la salida Yc, el nuevo valor se escribe en el contenedor de valores futuros y el retraso con el que debe aparecer el nuevo valor Yc en la salida Y se introduce en el contador tз.

Modelos de elementos lógicos teniendo en cuenta los retrasos En el proceso de avance del tiempo del modelo (tquanta = tquanta + 1), el retraso en el contador tз disminuye, pero no se "derrite" a cero. El valor de salida futuro se convierte en el valor actual, lo que significa que el contenido del contenedor izquierdo debe reescribirse en el derecho. Modelado de retrasos con un mecanismo basado en eventos para hacer avanzar el tiempo del modelo (principio delta Z). Consideramos la opción cuando el retraso se modela dentro de cada elemento lógico. Esta solución conlleva un gasto importante de recursos informáticos instrumentales. Otra posibilidad para modelar el retraso real es programar un nuevo evento de salida y calcular el tiempo de su ocurrencia t(Y) mediante regla simple: t(Y) = t(Yс) + tз Pero t(Yс) es el tiempo actual del modelo t(actual) Esto significa que para cualquier evento (conmutación) puede planificar el tiempo de ocurrencia de un evento futuro como t(futuro ) = t(actual) + t(retrasos)

Modelos de elementos lógicos teniendo en cuenta los retrasos El modelador coloca el evento calculado en la cola de eventos OBS futuros, que se clasifica en orden cronológico. Como puede ver, todo el trabajo de simular retrasos se transfiere al modelador, que solo necesita indicar el valor del retraso en relación con el tiempo actual del modelo. Tenga en cuenta que ya no es necesario redondearlo a un número entero de cuantos. En VHDL esto se hace de forma bastante elegante: Y

El modelado digital en la etapa actual se está desarrollando de manera más dinámica. Esto se debe al desarrollo intensivo de software matemático, formado en forma de paquetes. programas de aplicación. El uso de estos paquetes mejora la productividad del modelado y al mismo tiempo lo simplifica.

Ventajas del método de modelado digital:

1. Se resuelve cualquier clase de problemas sujetos a interpretación matemática;

2. Alta precisión de la solución (limitada únicamente por el tiempo necesario para resolver el problema);

3. Facilidad de transición de una tarea a otra (solo necesita reiniciar el programa);

4. Posibilidad de estudiar objetos de altas dimensiones.

Desventaja del método de modelado digital.– tiempo final de simulación, que puede no coincidir con el tiempo real.

Digital Maquina calculadora es un complejo de dispositivos técnicos en los que pueden ocurrir procesos que muestran (modelan) acciones con números. Son las operaciones con números las que constituyen la esencia de las operaciones computacionales en la solución numérica de diversos problemas matemáticos. Modelar el proceso de solución numérica de un problema matemático en una computadora digital significa prácticamente solución automática utilizando una computadora digital.

Los números no sólo pueden expresar el significado de cantidades constantes y variables, sino también ser modelos condicionales simbólicos de una amplia variedad de otros objetos: letras, palabras, objetos, fenómenos, etc. Esto nos permite reducir varias tareas no computacionales a operaciones con números, por ejemplo, determinar el número de objetos con propiedades dadas. Gracias a esto, es posible simular en una computadora digital el procedimiento para resolver un problema no computacional, es decir Implementación mecánica de esta solución.

El proceso de funcionamiento de cualquier objeto material representa un cambio secuencial de sus estados en el tiempo, cada uno de los cuales determina valores específicos alguno Cantidades fisicas. Si el objeto es un sistema continuo, entonces estas cantidades son funciones continuas del tiempo continuo.

Una descripción matemática de un objeto consta de varias formas matemáticas de expresar relaciones cuantitativas entre variables y constantes. Este Varias funciones, ecuaciones, sistemas de ecuaciones, condiciones para la unicidad de sus soluciones, desigualdades y otras representaciones matemáticas.

Si se conoce una descripción matemática del funcionamiento del objeto original, según esta descripción se define un proceso en números que expresan los valores de las cantidades que caracterizan el estado del objeto, y este proceso se muestra en una computadora digital, entonces el El proceso implementado por la computadora digital es un material funcional matemático formal similar al modelo digital del original.

La naturaleza discreta del funcionamiento de una computadora digital requiere, por regla general, reducir la descripción matemática original del original a una forma conveniente para el modelado digital. En primer lugar, es necesaria la discretización de cantidades continuas. En este caso, las funciones continuas están sujetas a cuantificación por nivel y argumento. Como resultado, la función continua del argumento continuo y = f(t) se convierte en función discreta argumento discreto

T y k y = f (Tk),

donde k y k y son números que toman valores 0, ± 1, ± 2, ± 3, ... ; T y Ty son cuantos de las variables t e y.

La cuantización de nivel es la sustitución del valor y por un número correspondiente de una determinada profundidad de bits, acompañada de un error de redondeo.

dy< T y /2.

Dado que en las computadoras digitales modernas el número de dígitos es grande (32 o más) y el error es insignificante, en la práctica podemos suponer que el funcionamiento de las computadoras digitales se describe mediante funciones de red de la forma

y = f (Tk) = f [k]

y los modela.

El modelado digital del original requiere la algoritmización de la descripción matemática del original. El algoritmo es preciso. cierta regla realizar operaciones de cálculo con números, cuya secuencia es proceso general transformando los datos iniciales en el resultado de la resolución del problema correspondiente. La algoritmización de una descripción matemática consiste en obtener un algoritmo correspondiente a dicha descripción. Si, por ejemplo, se describe el funcionamiento del original ecuación diferencial, entonces la algoritmización consiste en elaborar un algoritmo para la solución numérica de esta ecuación. Esencialmente, la algoritmización de una descripción matemática consiste en llevarla a una forma conveniente para el modelado digital. Se realiza sobre la base del método numérico seleccionado para resolver el problema, lo que permite reducir la solución a operaciones aritméticas. En este caso, suele resultar útil utilizar el aparato de funciones reticulares.

El algoritmo se puede presentar en tres formas principales: analítica, verbal y estructural.

forma analítica algoritmo es su expresión como una función explícita de los argumentos correspondientes o como una fórmula recurrente. La forma es muy compacta, pero sus posibilidades de aplicación son limitadas.

forma verbal algoritmo es su descripción en lenguaje natural, instrucciones detalladas para la cara, solucionador de problemas a mano sobre papel. La forma es universal, pero engorrosa y carece de visibilidad.

La forma estructural de un algoritmo es su descripción en forma de diagrama de bloques que consta de bloques individuales conectados por líneas rectas. Cada bloque corresponde a alguna operación sobre números. La forma es universal, compacta y visual. Por eso se utiliza con mayor frecuencia.

En general, el proceso de modelado digital por computadora consta de las siguientes etapas:

1. Compilación algoritmo original, es decir. algoritmización de la descripción matemática del original.

2. Elaboración de un algoritmo intermedio en un lenguaje algorítmico.

3. Obtención de un algoritmo de máquina.

4. Depuración del programa.

5. Implementación mecánica de la solución del problema.

Las primeras cuatro etapas preparatorias se simplifican enormemente mediante el uso de algoritmos estándar y sus correspondientes programas estándar, compilados previamente y reutilizados para resolver problemas como el cálculo. funciones elementales, determinar los ceros de polinomios, convertir números de un sistema numérico a otro, etc.

Un conjunto de software diseñado para reducir la intensidad laboral. trabajo de preparatoria, aumentar la eficiencia del uso de una máquina y facilitar su funcionamiento se denomina software informático digital.

En el modelado digital, lo más frecuente es tratar con funciones reticulares f[k], correspondientes a funciones continuas de un argumento continuo. La función continua que coincide con los discretos de una función reticular se llama envolvente de esa función reticular. Cada función continua f(t) puede servir como envolvente de varias funciones reticulares f i [k] = f(T i k), que se diferencian en el parámetro T i - el período de muestreo de la función f(t). Cada función de enrejado puede tener muchas envolventes diferentes.

Varios formas matemáticas e ideas que caracterizan o definen función continua f(t), podemos asociar análogos que caractericen o definan la función reticular f(k). Un análogo de la primera derivada de la función f(t)

son la primera ecuación en diferencias de la función f[k]

Aquellos. transición a métodos numéricos soluciones.

Así que finalmente,

* La primera etapa del diseño es la selección del modelo matemático más adecuado. Esta etapa debe garantizar la obtención del modelo matemático más exitoso y el desarrollo de requisitos para las condiciones del modelo;

* La segunda etapa del proceso de diseño es la preparación de un modelo matemático para simulación. El problema se resuelve reduciendo a diagrama estructural proceso discreto y reducción del sistema de ecuaciones a forma discreta. Esta etapa finaliza con dos resultados: descripción matemática y un diagrama de bloques de todo sistema discreto. El diagrama de bloques del sistema discreto resultante debe ser idéntico al diagrama de bloques. sistema continuo por flujo de información;

* la tercera etapa es escribir un programa para realizar modelos matemáticos. Esta es una etapa decisiva, que contiene un estricto cumplimiento de las relaciones de tiempo en el modelo matemático sintetizado, generalmente mayor número surgen problemas durante la transición de las tareas de la segunda etapa a las tareas de la tercera etapa;

* la cuarta etapa es probar, verificar y depurar el modelo, después de lo cual se obtiene un modelo completo.